

DISEÑO E IMPLEMENTACIÓN DE UN MODULADOR FSK DIGITAL BASADO EN ARDUINO CON SELECCIÓN DE SECUENCIA BINARIA Y MEDICIÓN EXPERIMENTAL DE FRECUENCIA

Leonardo Farro Pomajulca

Escuela Profesional de Ingeniería de Telecomunicaciones
Universidad Nacional Mayor de San Marcos, Lima, Perú.

Leonardo.farro@unmsm.edu.pe

José Cruz Vargas

Escuela Profesional de Ingeniería de Telecomunicaciones
Universidad Nacional Mayor de San Marcos, Lima, Perú.

Jose.cruz@unmsm.edu.pe

Alvaro Bellido Araujo

Escuela Profesional de Ingeniería de Telecomunicaciones
Universidad Nacional Mayor de San Marcos, Lima, Perú

Alvaro.bellido@unmsm.edu.pe

Resumen—Este artículo presenta el diseño, simulación e implementación física de un sistema de modulación por desplazamiento de frecuencia (FSK) digital de dos canales utilizando microcontroladores de propósito general ATmega328P (plataforma Arduino Uno). El sistema consta de un módulo transmisor que lee una secuencia binaria de 4 bits mediante un DIP Switch configurado con resistencias de *pull-up* internas, asignando frecuencias de 1200 Hz para el bit '0' y 2200 Hz para el bit '1'. La señal es procesada por un filtro pasabajos RC de primer orden (4.7 k Ω y 10 nF) para suavizar las transiciones abruptas antes de ser analizada por un segundo módulo receptor que actúa como frecuencímetro digital. Los resultados experimentales muestran una tasa de identificación correcta del 100% bajo una tolerancia del $\pm 10\%$, con un error sistemático promedio del 4.84% atribuido a los tiempos de ejecución del software de captura (`pulseIn()`).

Palabras clave— Modulación FSK, Arduino Uno, Filtro RC, Frecuencímetro Digital, Circuitos Digitales.

I. INTRODUCCIÓN

La modulación por desplazamiento de frecuencia (FSK, por sus siglas en inglés) constituye una de las técnicas de modulación digital más robustas y extendidas en la historia de las telecomunicaciones.

Al codificar la información binaria ('0' y '1' lógicos) mediante variaciones discretas en la frecuencia de una señal portadora, la FSK ofrece una notable inmunidad frente al ruido de amplitud en comparación con técnicas como ASK. Históricamente, su aplicación ha sido angular en sistemas de baja velocidad de datos, tales como los módems estándar Bell 202, los sistemas de identificación de llamadas (Caller ID) y el protocolo de comunicación industrial HART, lo que justifica la necesidad de estudiar su diseño lógico desde las bases de la ingeniería electrónica.

En el entorno pedagógico de los circuitos digitales, el diseño de estos sistemas suele limitarse al análisis matemático abstracto o a simulaciones idealizadas en entornos de software. El verdadero desafío de ingeniería surge al trasladar estos principios lógicos a un entorno físico real. Fenómenos no lineales como el ruido de conmutación en componentes electromecánicos, las caídas de tensión por falta de una referencia de tierra común, los transitorios de alta frecuencia y las limitaciones en el tiempo de ciclo de máquina de los procesadores comerciales introducen discrepancias críticas entre los modelos teóricos y los resultados de laboratorio.

Para abordar esta problemática, este artículo describe el diseño e implementación integral de un transceptor FSK digital de dos canales utilizando la plataforma de desarrollo Arduino Uno (basada en el

microcontrolador ATmega328P). El aporte principal de este diseño radica en la sustitución de hardware integrado analógico dedicado por un esquema de síntesis y medición digital gobernado enteramente por software. El sistema incorpora un módulo de entrada inmune al ruido mecánico mediante el uso de resistencias de *pull-up* internas, un filtro pasabajos RC óptimamente dimensionado para atenuar armónicos espurios y un algoritmo frecuencímetro basado en temporización de flancos para la correcta decodificación de la trama binaria.

El presente artículo se encuentra estructurado de la siguiente manera: la Sección II detalla la metodología de diseño del sistema, describiendo la máquina de estados lógicos y el cálculo analítico del filtro; la Sección III aborda los pormenores de la implementación en los entornos virtuales y físicos; la Sección IV expone los resultados experimentales obtenidos y las métricas de precisión; la Sección V discute las causas del error sistemático identificado; y, finalmente, la Sección VI resume las conclusiones del trabajo.

II. METODOLOGÍA Y DISEÑO DEL SISTEMA

El diseño metodológico adoptado sigue un enfoque top-down, fragmentando el transceptor FSK en tres bloques funcionales independientes pero acoplados en cascada: generación digital (transmisor), acondicionamiento analógico de señal (filtro) y análisis frecuencial de entrada (receptor). El objetivo es procesar secuencialmente una palabra binaria de 4 bits ingresada de forma paralela por el usuario y transmitirla en formato serial modulado en el tiempo.

A. Memoria de Estados y Registro de Entrada

El estado inicial del sistema depende de la captura de datos en paralelo. Se utiliza un registro de entrada compuesto por 4 pines digitales del microcontrolador ATmega328P (D2 a D5). La selección de la secuencia binaria se realiza mediante un dispositivo mecánico DIP Switch. Para evitar estados lógicos indeterminados (alta impedancia o *floating*) provocados por la apertura

del interruptor, se configuraron los puertos en modo `INPUT_PULLUP`. Esta arquitectura fuerza un estado '1' lógico (5V) por defecto mediante una resistencia interna de aproximadamente 30 kΩ. Al cerrarse el circuito a tierra a través del interruptor, el pin cae a 0V ('0' lógico físico). La lógica del firmware procesa esta entrada mediante una operación de inversión de bits para restaurar la convención lógica positiva seleccionada por el operador, el transceptor FSK en tres bloques funcionales independientes pero acoplados en cascada: generación digital (transmisor), acondicionamiento analógico de señal (filtro) y análisis frecuencial de entrada (receptor), tal como se ilustra en el diagrama de bloques de la Fig. 1."

Diagrama de bloques y conexiones del modulador FSK con Arduino




Fig. 1. Diagrama de bloques y conexiones generales del sistema modulador FSK basado en Arduino.

B. Máquina de Estados Finita (FSM) y Decodificador FSK

La transmisión temporal de la trama de 4 bits se modela matemáticamente como una Máquina de Estados Finita Determinista (FSM) sincrónica controlada por software. El sistema cuenta con 4 estados principales (S0, S1, S2, S3), donde cada estado es responsable de evaluar un bit específico del registro de entrada y mapearlo hacia el decodificador de frecuencias FSK.

La transición entre estados es puramente lineal y está gobernada por un temporizador interno que garantiza una ventana de tiempo o "duración de bit" (T_b) fija de 1000 ms por símbolo. El decodificador FSK asigna las frecuencias portadoras de salida en el pin D9 bajo la siguiente función de transferencia digital

$$f(S_n) = \begin{cases} 1200 \text{ Hz,} & \text{si el bit examinado en } S_n = 0 \\ 2200 \text{ Hz,} & \text{si el bit examinado en } S_n = 1 \end{cases}$$

El cambio de frecuencia en las transiciones entre estados (S_n a S_{n+1}) se ejecuta de forma abrupta, generando discontinuidades de fase en la señal portadora, una característica intrínseca de los moduladores FSK digitales de conmutación directa.

C. Diseño Analítico del Filtro de Acondicionamiento

La señal de salida del transmisor es una onda cuadrada periódica con un ciclo de trabajo del 50%. De acuerdo con el teorema de Fourier, esta señal contiene una cantidad infinita de armónicos impares que se extienden en el espectro de frecuencias según la ecuación:

$$v(t) = \frac{4V_{cc}}{\pi} \sum_{n=1,3,5,\dots}^{\infty} \frac{1}{n} \sin(2\pi n f_0 t)$$

Para evitar que estos componentes de alta frecuencia se propaguen e introduzcan ruido de conmutación (ruido EMI) en las líneas físicas de interconexión, se integró un filtro pasabajos pasivo RC de primer orden. Los parámetros de diseño se calcularon para establecer una frecuencia de corte (f_c) superior a la máxima frecuencia fundamental del sistema (2200 Hz), pero significativamente inferior al primer armónico crítico de la misma ($3f_0 = 6600\text{Hz}$).

Seleccionando valores comerciales estándar de resistencia $R = 4.7 \text{ k}\Omega$ y capacitancia $C = 10\text{nF}$ se obtiene analíticamente:

$$f_c = \frac{1}{2\pi \cdot 4700 \Omega \cdot 10^{-8} \text{ F}} = 3386.27 \text{ Hz}$$

Esta configuración garantiza que la señal fundamental de 1200 Hz y 2200Hz sufra una atenuación mínima, mientras que los flancos de subida y bajada de la onda cuadrada se atenúan suavemente, transformándose en curvas exponenciales que limitan las componentes de alta frecuencia antes de ingresar al módulo receptor.

III. IMPLEMENTACIÓN Y CONFIGURACIÓN DE HARDWARE

La fase de implementación traslada los modelos teóricos analizados en la metodología a un entorno de ejecución dual: una etapa de validación virtual y un montaje físico final sobre protoboard.

A. Entorno de Simulación Virtual

Como paso previo a la manipulación del hardware real, el sistema completo se modeló en la plataforma Autodesk Tinkercad Circuits. Esta herramienta permitió verificar la viabilidad del algoritmo de conmutación de frecuencias y comprobar el correcto direccionamiento de los puertos del ATmega328P.




Fig. 2. Arquitectura circuital integrada y cableado virtual dentro del entorno Autodesk Tinkercad.

B. Montaje Físico y Gestión de Conexiones

Para la traslación al plano físico, se emplearon dos tarjetas de desarrollo Arduino Uno operando a una

frecuencia de reloj de 16MHz. El conexionado de los módulos se estructuró de forma compacta en una protoboard estándar utilizando conductores sólidos.

TABLA I

Tabla de materiales

Cantidad	Material	Uso en el proyecto
2	Arduino Uno R3	Uno funciona como modulador FSK y el otro como medidor de frecuencia.
2	Cables USB	Alimentación y programación de ambos Arduinos.
1	Protopoard	Montaje del DIP Switch y del filtro RC.
1	DIP Switch de 8 posiciones	Se usan 4 posiciones para ingresar una secuencia binaria de 4 bits.
Varios	Cables jumper macho-macho	Conexiones entre Arduino, protoboard, DIP Switch y Arduino medidor.
1	Resistencia de 4.7 kΩ	Parte del filtro pasabajos RC.
1	Capacitor cerámico de 10 nF	Parte del filtro pasabajos RC.
1	Segundo Arduino Uno	Medición de la frecuencia generada por el modulador.

TABLA II

MAPEO DE PINES Y CONEXIONADO DE HARDWARE DEL TRANSCEPTOR FSK.

Pin del Arduino 1	Conexión	Función
D2	Switch 1 del DIP Switch	Entrada del bit 1
D3	Switch 2 del DIP Switch	Entrada del bit 2
D4	Switch 3 del DIP Switch	Entrada del bit 3
D5	Switch 4 del DIP Switch	Entrada del bit 4
D9	Fila común de salida en protoboard	Salida de la señal FSK
GND	Riel negativo del protoboard y GND del Arduino 2	Tierra común del sistema
USB	Laptop o fuente USB	Alimentación y programación
Pin del Arduino 2	Conexión	Función
D7	Pin D9 del Arduino 1 mediante la fila común de salida	Recibe la señal FSK para medir frecuencia
GND	GND del Arduino 1	Referencia común de tierra
USB	Laptop	Alimentación y visualización de datos en Serial Monitor

Un aspecto metodológico crítico durante el montaje físico fue la unificación de los planos de tierra (GND) de ambos microcontroladores. Al carecer de una referencia de voltaje común, el módulo receptor

experimentaba fluctuaciones erráticas en el pin de captura D7, provocando lecturas de frecuencia espurias debido al ruido de flotación eléctrica. La interconexión directa de los terminales de tierra estabilizó la impedancia de entrada.




Fig. 3. Prototipo físico del modulador y receptor FSK digital en laboratorio, detallando el acoplamiento de tierra común.

IV. RESULTADOS EXPERIMENTALES Y MÉTRICAS

La evaluación del transceptor se realizó monitorizando las tramas transmitidas y recibidas mediante la interfaz de comunicación serial a una velocidad de 9600 bps.

A. Análisis Espectral Cualitativo (Filtro RC)

A través del instrumento de osciloscopio virtual acoplado al nodo de salida, se analizaron los efectos transitorios del filtro pasabajos comercial ($4.7\text{ k}\Omega$ y 10 nF).




Fig. 4. Comparativa de la señal de salida FSK: onda cuadrada nativa del pin digital (izquierda) frente a la onda suavizada exponencialmente por el filtro RC (derecha) a una frecuencia de 2200 Hz.

Los resultados de la Fig. 4 demuestran la atenuación de los flancos rectangulares abruptos. Al cargarse y descargarse el capacitor de forma exponencial con una constante de tiempo $\tau = R.C = 47\mu\text{s}$, se eliminan las transiciones armónicas de alta frecuencia, transformando la señal en una aproximación semi-senoidal apta para canales de transmisión de banda limitada.

B. Muestreo de Frecuencias y Error Relativo

Se evaluaron sistemáticamente las combinaciones binarias críticas del DIP switch para contrastar la frecuencia generada por software frente al valor nominal de diseño.

TABLA III.

MÉTRICAS DE PRECISIÓN DE FRECUENCIA EN EL SISTEMA DE SIMULACIÓN

DIP	Bit#	Bit	F. teórica (Hz)	F. simulada (Hz)	Error %
1,0,1,0	1	1	2200	2044.99	7.05%
1,0,1,0	2	0	1200	1131.22	5.73%
1,0,1,0	3	1	2200	2136.75	2.88%
1,0,1,0	4	0	1200	1144.16	4.65%
1,1,1,1	1	1	2200	2083.33	5.30%
1,1,1,1	2	1	2200	2087.68	5.11%
1,1,1,1	3	1	2200	2136.75	2.88%
1,1,1,1	4	1	2200	2087.68	5.11%
0,0,0,0	1	0	1200	1128.67	5.94%
0,0,0,0	2	0	1200	1141.55	4.87%
0,0,0,0	3	0	1200	1161.44	3.21%
0,0,0,0	4	0	1200	1131.22	5.73%
0,1,1,0	1	0	1200	1131.22	5.73%
0,1,1,0	2	1	2200	2092.05	4.91%
0,1,1,0	3	1	2200	2083.33	5.30%
0,1,1,0	4	0	1200	1164.14	2.99%

El procesamiento estadístico de los datos recopilados en la Tabla II arroja un error sistemático promedio general del 4.84%. A pesar de esta desviación matemática, la tasa de identificación correcta de símbolos fue del 100%, dado que todas las lecturas se mantuvieron dentro del margen de tolerancia del +/-10% implementado en el algoritmo de decisión del receptor.

C. Validación de Recepción en Hardware Real

Para corroborar la robustez en el entorno físico, se extrajeron los registros directos del monitor serial de Arduino, validando el comportamiento del frecuencímetro digital ante estímulos reales




Figura 5. Arduino 2 con switches en 0 (0000). El medidor registra frecuencias cercanas a 1200 Hz, consistentes con la modulación del bit 0.




Figura 6. Arduino 2 con switches en 1 (1111). El medidor registra frecuencias cercanas a 2200 Hz, consistentes con la modulación del bit 1.

V. ANÁLISIS DE EFICIENCIA Y CONSUMO ENERGÉTICO

Un factor crítico en el diseño de sistemas basados en microcontroladores embebidos es la gestión del consumo de potencia, especialmente en aplicaciones de telemetría o nodos sensores aislados. Se realizó una simulación analítica de las demandas de corriente del transceptor FSK operando bajo condiciones nominales de laboratorio ($V_{cc} = 5V$), basándose en las especificaciones

eléctricas de las hojas de datos del fabricante del ATmega328P.

A) Consumo de Corriente Estático y Dinámico:

El consumo total de corriente de una tarjeta Arduino Uno R3 en modo activo oscila típicamente en los 25 mA debido al funcionamiento continuo del regulador de voltaje lineal, el conversor USB-Serial (ATmega16U2) y los diodos LED indicadores de encendido. A nivel del chip ATmega328P, la corriente requerida se divide en:

*Corriente de Operación Básica (I_{core}):

Corriendo a una frecuencia de reloj de 16MHz y a una temperatura ambiente de 25°C, el núcleo del procesador demanda aproximadamente 9.2 mA constantes en modo activo.

*Corriente Dinámica de Conmutación de Pines (I_{dynamic}):

La carga y descarga de las capacitancias parásitas de los pines de salida genera un consumo que escala linealmente con la frecuencia de conmutación. Está modelado por la expresión:

$$I_{dynamic} = C_{pin} \cdot V_{cc} \cdot f$$

Donde C_{pin} representa la capacitancia de carga del pin y de la pista de la protoboard (estimada en 50 pF). Al operar a la frecuencia máxima de FSK de 2200Hz, el consumo dinámico puro es despreciable (0.55 uA), lo que corrobora la eficiencia de la síntesis por software en baja frecuencia.

B. Pérdidas por Disipación en el Filtro RC

El filtro pasivo RC introduce una pérdida por disipación térmica en la resistencia de 4.7 kΩ. La potencia promedio disipada (P_{dis}) en un ciclo completo de la portadora se determinó mediante la integración del cuadrado de la corriente instantánea que circula hacia el capacitor:

$$P_{dis} \approx \frac{V_{cc}^2}{R} \cdot \left(\frac{\tau}{T} \right)$$

Para la frecuencia crítica de 2200Hz (T = 454.54 us), la potencia disipada en la resistencia es de:

$$P_{dis} = \frac{5^2}{4700} \cdot \left(\frac{47 \mu s}{454.54 \mu s} \right) \approx 5.319 \text{ mW} \cdot 0.1034 \approx 0.55 \text{ mW}$$

Este valor es sumamente bajo y se encuentra muy por debajo de la potencia máxima de disipación nominal de las resistencias comerciales de película de carbón estándar (250 mW), garantizando que el circuito de acondicionamiento trabaje en un régimen térmico frío y estable, previniendo derivas térmicas que alteren el valor óhmico del componente a largo plazo.

VI. DISCUSIÓN Y LIMITACIONES

A. Origen Técnico del Error Sistemático

Un análisis riguroso de los datos revela que la frecuencia medida en el receptor es invariablemente menor que el valor teórico configurado en el transmisor. Al no presentarse fluctuaciones bidireccionales, se descarta el ruido térmico aleatorio como causa principal. El fenómeno responde a dos limitantes técnicas de la arquitectura empleada:

1. Latencia por Desbordamiento de

Software (pulseIn()): La función nativa del entorno Arduino mide la duración del pulso deteniendo el flujo principal del programa mediante un ciclo de conteo cerrado a nivel de registros de CPU. El retraso intrínseco en los procesos de llamada, inicialización de banderas y retorno de la función añade microsegundos críticos al periodo total cuantificado (T), ensanchando el denominador en el cálculo $f = 1/T$ y provocando una caída artificial en la frecuencia resultante.

2. Desplazamiento por Histéresis del Filtro:

El suavizado de la onda cuadrada ralentiza

los tiempos de subida (t_r). Esto desplaza sutilmente el instante exacto en que la señal cruza el umbral de disparo lógico en frío ($V_{IH} = 3.0V$) del pin del receptor, inyectando un sesgo de fase temporal.

B. Limitaciones del Proyecto

- **Ausencia de Instrumentación del Tiempo de Símbolo:** Debido a limitaciones de diseño en las tramas de depuración serial del firmware base, la duración exacta de la ventana de transmisión por bit (1000ms) no pudo registrarse mediante marcas de tiempo empíricas (millis()), quedando consignada únicamente a nivel de diseño lógico de software.

VI. CONCLUSIONES Y TRABAJOS FUTUROS

1. Se diseñó e implementó con éxito un transceptor digital FSK funcional empleando microcontroladores comerciales ATmega328P, minimizando costos y prescindiendo de circuitos integrados analógicos específicos.
2. El uso de la configuración de hardware `INPUT_PULLUP` resolvió eficazmente los problemas de inestabilidad lógica causados por rebotes mecánicos y estados flotantes en el DIP Switch de entrada.
3. La tolerancia lógica del $\pm 10\%$ integrada en el demodulador garantizó una robustez operativa absoluta (100% de efectividad en reconocimiento), absorbiendo de forma transparente el error de retardo del microprocesador.

Como **trabajos futuros** para la evolución de este prototipo, se plantea la reingeniería del código de recepción mediante el uso de interrupciones por hardware externas (ISR) y temporizadores por hardware (Timer1/Timer2) en lugar de funciones bloqueantes como `pulseIn()`, con el fin de reducir el error sistemático por debajo del 0.5%. Asimismo, se recomienda acoplar un osciloscopio físico digital para realizar un análisis de espectro

por Transformada Rápida de Fourier (FFT) y cuantificar numéricamente la atenuación armónica del filtro RC.

VII. REFERENCIAS

- [1] Arduino, "tone() Language Reference", Arduino Reference, Arduino AG. [En línea]. Disponible en: <https://www.arduino.cc/reference/en/language/functions/advanced-io/tone/>
- [2] Arduino, "pulseIn() Language Reference", Arduino Reference, Arduino AG. [En línea]. Disponible en: <https://www.arduino.cc/reference/en/language/functions/advanced-io/pulsein/>
- [3] B. Sklar, *Digital Communications: Fundamentals and Applications*, 2da ed. Upper Saddle River, NJ, USA: Prentice Hall, 2001.
- [4] M. M. Mano y M. D. Ciletti, *Digital Design: With an Introduction to the Verilog HDL*, 5ta ed. Boston, MA, USA: Pearson, 2013.
- [5] A. S. Sedra y K. C. Smith, *Microelectronic Circuits*, 7ma ed. New York, NY, USA: Oxford University Press, 2015.
- [6] Autodesk, "Tinkercad Circuits Documentation", Autodesk Inc. [En línea]. Disponible en: <https://www.tinkercad.com/>
- [7] Microchip Technology Inc., "ATmega328P Datasheet", Microchip Technology Inc. [En línea]. Disponible en: <https://www.microchip.com/>